forum.system-cfg.com

Bonjour,

J'ai testé le schéma suivant sur le port d'extension de mon CPC6128 (qui fonctionne parfaitement) :


Déjà le montage ne perturbe pas le CPC. Il marche pareil avec ou sans !

Les dip switches sont réglés pour détecter &FBFF ou &FBFE (car A0 n'est pas décodé).

Sur la partie haute du bus d'adresse ça fonctionne parfaitement. Si je fais un 'poke &fbff,&xx' la sortie 19 de U4 donne bien un pulse inversé d'une durée cohérente avec l'horloge. Je me sers donc de ce pulse comme synchro sur le scope.
Par contre impossible choper le &FF de la partie basse de l'adresse au même moment. La sortie 19 de U7 reste à 1 à ce moment.

Le LS688 fonctionne parce que si je mets la synchro sur la sortie U7 je vois aussi des pulses donc il lui arrive de décoder &FF. Ils arrivent au hasard selon le déroulement du programme en cours mais bon ça décode.
En regardant bit par bit de A1 à A7 on voit bien que certains sont à zéro au moment du pulse sur la sortie de U4. Le comportement de U7 est donc normal.

J'ai tout vérifié x fois, les câblages, les pins etc..., les signaux arrivent partout..., croisé les LS688 rien n'y fait.
Le bus d'adresse semble câblé directement sur le proc, pas de buffer n'y rien entre que je pourrais incriminer !

Et le CPC, imperturbable, continue à fonctionner parfaitement !

Je suis perdu ! Toute aide ou avis sera la bienvenue.

Merci, cordialement.
Philippe

Bon ben ça marche... problème de mesure.

Reste à tester plus avant le FPU et son timing.
Le CPC pédale à 4 MHz et ces FPU ne sont pas les mieux adaptés à ces horloges. Ils datent plutôt du temps des 1 MHz...

Hello,
Il me semble qu'il y a un signal expansion sur le bus de l'amstrad qui permet de valider l'accès sur la plage réservée à cet effet mais je ne sais plus la plage dédiée. Je regarderai dans mes docs pour te donner un peu plus de renseignement à ce sujet.